计算机组成原理
第一章：计算机系统概论
- 计算机系统由“硬件”和“软件”两部分组成。
- 计算机软件又可以分为“系统软件”和“应用软件”组成。
- 计算机的五大组成部件：运算器、存储器、控制器、输入设备、输出设备。
- 早期计算机的指令和数据属于同等地位存储在存储器内，并可按地址寻址。当代计算机的指令和数据不属于同等地位。
- 指令分为“地址码”和“操作码”。
- 早期计算机以运算器为中心，当代计算机以存储器为中心。
- 机器字长是指CPU一次能处理数据的位数，通常与CPU的寄存器位数有关。
- 1Kx8位的存储器最少需要20根线，存储容量是 2^10^X2^3^b=2^3^KB=8KB,10根地址线，8根数据线，1根片选信号，1根读写控制。
- 1B=8b; 2^10^=1K=1024; 2^20^=2^10^x1K=1M; 2^30^=1G; 2^40^=1T;
第三章：系统总线
总线的概念：总线是连续多个部件的信息传输线，是各个部件的传输介质。
总线的分类：
按数据传输方式分：并行传输总线、串行传输总线。
按传输信息的种类分：
1、数据总线【双向传输数据的通道，与机器的字长、存储字有关】。
2、地址总线【单向传输地址，由CPU输出，与存储地址、I/O地址有关，地址线的位数与存储单元的个数有关，地址线为20根，存储单元个数为2^20^】。
3、控制总线【具有输入和输出】。
总线的特性：机械特性、电气特性、功能特性、时间特性。
总线控制：
- 总线上的设备按其对总线是否具有控制功能分为主设备和从设备。
- 总线判优控制可分为分布式和集中式【1、链式查询；2、计数器定时查询；3、独立请求方式】。
总线通信控制：
- 同步通信：通信双方有“统一时标”控制数据传输称为同步通信。
- 异步通信：没有公共的时钟标准
- 半同步通信：同步通信和异步通信相结合
- 分离式通信
第四章：存储器
存储器按**存取方式**分类分为：
- 随机存储器（Random Access Memory ,RAM）：
- 静态RAM【触发器原理寄存信息】
- 动态RAM【电容充放电原理寄存信息】
- 举例：U盘、内存条
- 只读存储器（Read Only Memory ,ROM）
- 串行访问存储器
- 顺序存取存储器
- 直接存取存储器
- 随机存储器（Random Access Memory ,RAM）：
字节寻址的主存地址分配：
大端方式【高位字节地址作为字地址】
高位 低位
字地址 字 节 地 址 0 0 1 2 3 4 4 5 6 7 8 8 9 10 11 4X8位=32位CPU
小端方式【地位字节地址作为字地址】
高位 低位
字地址 字节 地址 0 1 0 2 3 2 4 5 4 2X8位=16位CPU
例题【4.6】某机字长为32位，其存储容量是64KB，按字编址其寻址范围为( 64KB/(32b/8b)=64KB/4B=16K );按字节编址的寻址范围为( 64KB/1B=64K ),并画出主存字地址和字节地址的分配情况。
例题【4.14】某8位微型计算机地址码位18位，若使用4KX4位的RAM芯片组成模块板结构的存储器，试问：
该机所允许的组大主存空间是多少？
- 2^18^X8位=2^8^K X8b=256KB
若每个模块板为32KX8位，共需要多少个模块板？
- (2^8^KX8b)/(32KX8b)=2^3^=8片
每个模板块内共有多少片RAM芯片？
- (32KX8b)/(4KX4b)=8*2=16片
共有多少片RAM？
- 16*8=128片
CPU如何选择各模板？
例题【4-15】设CPU共有16根地址线,8根数据线,并用$\overline{\text{MREQ}}$(低电平有效)作访存控制信号， $\overline{\text{R/W}}$作读/写命令信号(高电平为读,低电平为写)。现有这些存储芯片:ROM(2K×8位,4K×4位,8K×8位),RAM(1K×4位，2K×8位，4K×8位)及74138译码器和其他门电路(门电路自定)。
试从上述规格中选用合适的芯片,画出CPU和存储芯片的连接图。要求如下:
(1)最小4K地址为系统程序区.4096~16383地址范围为用户程序区。
(2)指出选用的存储芯片类型及数量。
(3)详细画出片选逻辑。
答：
(1)地址空间分配图:
系统程序区(ROM共4KB):0000H-0FFFH
用户程序区(RAM共12KB):1000H-3FFFH[(4096-16383)]
(2)选片:
ROM:选择4K×4位芯片2片,位并联
RAM:选择4K×8位芯片3片,字串联(RAM1地址范围为:1000H-1FFFH,RAM2地址范围为2000H-2FFFH, RAM3地址范围为:3000H-3FFFH)(3)各芯片二进制地址分配如下
CPU和存储器连接逻辅图及片选逻辑如下图所示:
原文链接：https://blog.csdn.net/weixin_45735391/article/details/127178726
CPU假设同上题，现有8片8K×8位的RAM芯片与CPU相连。
(1)用74138译码器画出CPU与存储芯片的连接图。
(2)写出每片RAM的地址范围。
(3)如果运行时发现不论往哪片RAM写入数据，以A000H为起始地址的存储芯片都有与其相同的数据分析故障原因。
(4)根据(1)的连接图,若出现地址线 A 13 A_{13} A13与CPU断线,并搭接到高电平上,将出现什么后果?
答:
(1)CPU与存储器芯片连接逻辑图:
(2)地址空间分配图:
RAM0:0000H-1FFFH
RAM1:2000H-3FFFH
RAM2:4000H-5FFFH
RAM3:6000H-7FFFH
RAM4:8000H-9FFFH
RAM5:A000H-BFFFH
RAM6:C000H-DFFFH
RAM7:E000H-FFFFH(3)如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储芯片(RAM5)都有与其相同的数据，则根本的故障原因为:该存储芯片的片选输入端很可能总是处于低电平。
假设芯片与译码器本身都是好的，可能的情况有:
①该片的 $\overline{\text{CS}}$端与 $\overline{\text{WE}}$端错连或短路:
②该片的 $\overline{\text{CS}}$端与CPU的 $\overline{\text{MREQ}}$端错连或短路；
③该片的 $\overline{\text{CS}}$端与地线错连或短路。(4)如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间(奇数片)，A13=0的另一半地址空间(偶数片)将永远访问不到。若对A13=0的地址空间(偶数片)进行访问，只能错误地访问到A13=1的对应空间(奇数片)中去。
原文链接：https://blog.csdn.net/weixin_45735391/article/details/127178726
提高访存数度的措施：
- 采用高速器件
- 采用层次结构Cash-主存结构
- 调整主存结构
多体并行系统
- 高位交叉编址
- 顺序编址
- 能够增加内存的容量，但不能提高速度
- 低位交叉编址
- 个体轮流编址，能够增加速度带宽
- 高位交叉编址
排队器优先级判断:
- 严重影响CPU工作的请求源给予次高优先级
- 易发生代码丢失的请求源给予最高优先级
cache-主存地址映射：
- 直接映射
- 全相联映射
- 组相联映射
替换策略：
- 先进先出策略
- 近期最少使用算法
- 随机法
第五章：输入输出系统
输入输出系统发展的4个阶段：
- 早期阶段
- 接口模块和DMA阶段
- 具有通道结构的阶段
- 具有I/O处理机的阶段
I/O设备与主机设备交换信息时，控制方式有：
- 程序查询方式
- 程序中断方式
- 直接存储器存取 方式
- I/O通道方式
- I/O处理机方式
I/O 设备的分类 ：
- 人机交互设备
- 计算机的信息 存储设备
- 机-——机通信设备
- Title: 计算机组成原理
- Author: 敬请T期待
- Created at : 2024-06-16 19:16:55
- Updated at : 2025-02-14 10:26:09
- Link: https://kingwempity.github.io/2024/06/16/计算机组成原理/
- License: This work is licensed under CC BY-NC-SA 4.0.